電子元器件
2020/2/24 9:52:31點(diǎn)擊：
電子元器件
11.10.RS觸發(fā)器：
電路結(jié)構(gòu)
把兩個與非門G1、G2的輸入、輸出端交叉連接，即可構(gòu)成基本RS觸發(fā)器，其邏輯電路如圖7.2.1.(a)所示。它有兩個輸入端R、S和兩個輸出端Q、Q。
工作原理 :
基本RS觸發(fā)器的邏輯方程為：
根據(jù)上述兩個式子得到它的四種輸入與輸出的關(guān)系:
1.當(dāng)R=1、S=0時，則Q=0,Q=1,觸發(fā)器置1。 2.當(dāng)R=0、S=1時，則Q=1,Q=0,觸發(fā)器置0。
如上所述，當(dāng)觸發(fā)器的兩個輸入端加入不同邏輯電平時，它的兩個輸出端Q和Q有兩種互補(bǔ)的穩(wěn)定狀態(tài)。一般規(guī)定觸發(fā)器Q端的狀態(tài)作為觸發(fā)器的狀態(tài)。通常稱觸發(fā)器處于某種狀態(tài)，實(shí)際是指它的Q端的狀態(tài)。Q=1、Q=0時，稱觸發(fā)器處于1態(tài)，反之觸發(fā)器處于0態(tài)。S=0,R=1使觸發(fā)器置1，或稱置位。因置位的決定條件是S=0,故稱S 端為置1端。R=0,S=1時，使觸發(fā)器置0，或稱復(fù)位。
同理，稱R端為置0端或復(fù)位端。若觸發(fā)器原來為1態(tài)，欲使之變?yōu)?態(tài)，必須令R端的電平由1變0，S端的電平由0變1。這里所加的輸入信號（低電平）稱為觸發(fā)信號，由它們導(dǎo)致的轉(zhuǎn)換過程稱為翻轉(zhuǎn)。由于這里的觸發(fā)信號是電平,因此這種觸發(fā)器稱為電平控制觸發(fā)器。從功能方面看，它只能在S和R的作用下置0和置1，所以又稱為置0置1觸發(fā)器，或稱為置位復(fù)位觸發(fā)器。其邏輯符號如圖7.2.1(b)所示。由于置0或置1都是觸發(fā)信號低電平有效，因此，S端和R端都畫有小圓圈。
3.當(dāng)R=S=1時，觸發(fā)器狀態(tài)保持不變。
觸發(fā)器保持狀態(tài)時，輸入端都加非有效電平（高電平），需要觸發(fā)翻轉(zhuǎn)時，要求在某一輸入端加一負(fù)脈沖，例如在S端加負(fù)脈沖使觸發(fā)器置1，該脈沖信號回到高電平后，觸發(fā)器仍維持1狀態(tài)不變，相當(dāng)于把S端某一時刻的電平信號存儲起來，這體現(xiàn)了觸發(fā)器具有記憶功能。
4.當(dāng)R=S=0時，觸發(fā)器狀態(tài)不確定
在此條件下，兩個與非門的輸出端Q和Q全為1，在兩個輸入信號都同時撤去（回到1）后，由于兩個與非門的延遲時間無法確定，觸發(fā)器的狀態(tài)不能確定是1還是0,因此稱這種情況為不定狀態(tài)，這種情況應(yīng)當(dāng)避免。從另外一個角度來說，正因?yàn)镽端和S端完成置0、置1都是低電平有效，所以二者不能同時為0。
此外,還可以用或非門的輸入、輸出端交叉連接構(gòu)成置0、置1觸發(fā)器,其邏輯圖和邏輯符號分別如圖7.2.2（a）和7.2.2（b）所示。這種觸發(fā)器的觸發(fā)信號是高電平有效，因此在邏輯符號的S端和R端沒有小圓圈。
2.特征方程
基本RS觸發(fā)器的特性：
1.基本RS觸發(fā)器具有置位、復(fù)位和保持（記憶）的功能；
2.基本RS觸發(fā)器的觸發(fā)信號是低電平有效，屬于電平觸發(fā)方式；
3.基本RS觸發(fā)器存在約束條件（R+S=1），由于兩個與非門的延遲時間無法確定；當(dāng)R=S=0時，將導(dǎo)致下一狀態(tài)的不確定。
4.當(dāng)輸入信號發(fā)生變化時，輸出即刻就會發(fā)生相應(yīng)的變化，即抗干擾性能較差。
第十二節(jié) TTL邏輯門電路
以雙極型半導(dǎo)體管為基本元件，集成在一塊硅片上，并具有一定的邏輯功能的電路稱為雙極型邏輯集成電路，簡稱TTL邏輯門電路。稱Transistor-Transistor Logic,即BJT-BJT邏輯門電路，是數(shù)字電子技術(shù)中常用的一種邏輯門電路，應(yīng)用較早，技術(shù)已比較成熟。TTL主要有BJT（Bipolar Junction Transistor 即雙極結(jié)型晶體管，晶體三極管）和電阻構(gòu)成，具有速度快的特點(diǎn)。最早的TTL門電路是74系列，后來出現(xiàn)了74H系列，74L系列，74LS,74AS,74ALS等系列。但是由于TTL功耗大等缺點(diǎn)，正逐漸被CMOS電路取代。
12．1 CMOS邏輯門電路
CMOS邏輯門電路是在TTL電路問世之后 ，所開發(fā)出的第二種廣泛應(yīng)用的數(shù)字集成器件，從發(fā)展趨勢來看，由于制造工藝的改進(jìn)，CMOS電路的性能有可能超越TTL而成為占主導(dǎo)地位的邏輯器件 。CMOS電路的工作速度可與TTL相比較，而它的功耗和抗干擾能力則遠(yuǎn)優(yōu)于TTL。此外，幾乎所有的超大規(guī)模存儲器件 ，以及PLD器件都采用CMOS藝制造，且費(fèi)用較低。
早期生產(chǎn)的CMOS門電路為4000系列 ，隨后發(fā)展為4000B系列。當(dāng)前與TTL兼容的CMO器件如74HCT系列等可與TTL器件交換使用。下面首先討論CMOS反相器，然后介紹其他CMO邏輯門電路。
MOS管結(jié)構(gòu)圖
MOS管主要參數(shù)：
1.開啟電壓VT
·開啟電壓（又稱閾值電壓）：使得源極S和漏極D之間開始形成導(dǎo)電溝道所需的柵極電壓；
·標(biāo)準(zhǔn)的N溝道MOS管，VT約為3～6V；
·通過工藝上的改進(jìn)，可以使MOS管的VT值降到2～3V。
2. 直流輸入電阻RGS
·即在柵源極之間加的電壓與柵極電流之比
·這一特性有時以流過柵極的柵流表示
·MOS管的RGS可以很容易地超過1010Ω。
3. 漏源擊穿電壓BVDS
·在VGS=0（增強(qiáng)型）的條件下 ，在增加漏源電壓過程中使ID開始劇增時的VDS稱為漏源擊穿電壓BVDS
·ID劇增的原因有下列兩個方面：
（1）漏極附近耗盡層的雪崩擊穿
�。�2）漏源極間的穿通擊穿
·有些MOS管中，其溝道長度較短，不斷增加VDS會使漏區(qū)的耗盡層一直擴(kuò)展到源區(qū)，使溝道長度為零，即產(chǎn)生漏源間的穿通，穿通后
，源區(qū)中的多數(shù)載流子，將直接受耗盡層電場的吸引，到達(dá)漏區(qū)，產(chǎn)生大的ID
4. 柵源擊穿電壓BVGS
·在增加?xùn)旁措妷哼^程中，使柵極電流IG由零開始劇增時的VGS，稱為柵源擊穿電壓BVGS。
5. 低頻跨導(dǎo)gm
·在VDS為某一固定數(shù)值的條件下 ，漏極電流的微變量和引起這個變化的柵源電壓微變量之比稱為跨導(dǎo)
·gm反映了柵源電壓對漏極電流的控制能力
·是表征MOS管放大能力的一個重要參數(shù)
·一般在十分之幾至幾mA/V的范圍內(nèi)
6. 導(dǎo)通電阻RON
·導(dǎo)通電阻RON說明了VDS對ID的影響 ，是漏極特性某一點(diǎn)切線的斜率的倒數(shù)
·在飽和區(qū)，ID幾乎不隨VDS改變，RON的數(shù)值很大 ，一般在幾十千歐到幾百千歐之間
·由于在數(shù)字電路中 ，MOS管導(dǎo)通時經(jīng)常工作在VDS=0的狀態(tài)下，所以這時的導(dǎo)通電阻RON可用原點(diǎn)的RON來近似
·對一般的MOS管而言，RON的數(shù)值在幾百歐以內(nèi)
7. 極間電容
·三個電極之間都存在著極間電容：柵源電容CGS 、柵漏電容CGD和漏源電容CDS
·CGS和CGD約為1～3pF
·CDS約在0.1～1pF之間
8. 低頻噪聲系數(shù)NF
·噪聲是由管子內(nèi)部載流子運(yùn)動的不規(guī)則性所引起的
·由于它的存在，就使一個放大器即便在沒有信號輸人時，在輸 出端也出現(xiàn)不規(guī)則的電壓或電流變化
·噪聲性能的大小通常用噪聲系數(shù)NF來表示，它的單位為分貝（dB）
·這個數(shù)值越小，代表管子所產(chǎn)生的噪聲越小
·低頻噪聲系數(shù)是在低頻范圍內(nèi)測出的噪聲系數(shù)
·場效應(yīng)管的噪聲系數(shù)約為幾個分貝，它比雙極性三極管的要小
- 上一篇：藍(lán)色tt接線 2020/2/24
- 下一篇：編碼器接線圖 2020/2/24
粵公網(wǎng)安備 44030602004070號
